Glenn F. Knoll大神杰作：为什么今天的数字谱仪还在“吃”1994 年这篇 4 页短文的红利？

以下为从原稿提取的辅助阅读文字；符号、公式及识别差异请以“图文原稿”为准。

在核辐射测量里，很多人熟悉探测器、前放、成形放大器和多道分析器，但很少有人会追问：今天数字谱仪里最常见的“梯形成形”，最早是如何被清晰地写成可实时实现的算法的？1994年，Jordanov 等人在 Nuclear Instruments and Methods in Physics Research A 上发表了一篇只有4 页的短论文，系统给出了实时数字脉冲成形的递推实现方法，并用硬件原型验证了梯形 / 三角形成形与 cusp-like 成形的可行性。这篇文章篇幅很短，却几乎可以看作现代数字核电子学的一块“地基石”。下面，我们按照原文结构，一页一页细读。如何把辐射探测器前端输出的脉冲，在数字域中实时整形成适合测能的波形。在核辐射探测里，探测器加前置放大器输出的信号，通常不是“拿来就能测峰值”的理想波形。它往往带有：指数衰减尾巴，基线漂移，噪声，堆积影响，与模拟电路时间常数相关的畸变。传统方法是用模拟整形放大器来做，比如CR-（RC）^n成形；而这篇文章代表的思路是：先把信号数字化，再用递推算法实时完成整形。这件事在今天看起来很自然，但在1994年，能做到实时、硬件可实现、50 MHz运行，是很有开创性的。它意味着：数字信号处理开始真正进入核谱学前端；成形时间、平顶宽度、增益这些参数，开始可以“数字可调”；仪器从“以模拟硬件为中心”转向“以算法和可编程逻辑为中心”。主要工作可以概括成 4 句话：

第一步，把前置放大器出来的指数脉冲先放大并数字化。第二步，在数字域里做反卷积，去掉高通网络带来的响应影响。第三步，再经过时不变数字滤波器，合成想要的波形。第四步，他们实际做了一个原型机，可以在最高 50 MHz 时钟下实时采样和处理。这里面有几个关键词值得单独解释。“real-time”是关键词。作者不是离线处理波形，不是采完以后在电脑里慢慢算，而是强调实时处理。这直接决定了算法必须：结构简单，递推实现，乘加次数受控，适合数字电路流水线。“deconvolved”是关键思想。高通、CR微分、前放衰减尾巴，都会让信号变得“不理想”。作者想做的不是简单平滑，而是先把系统响应“解开”，也就是做某种意义上的数字去卷积，再去塑形。输出波形有两类，作者重点讨论了两种输出：trapezoidal / triangular：梯形/ 三角形成形。cusp-like：类似cusp 的尖峰型波形，这代表两条不同的整形思路。作者一开始说，在之前的工作中，他们已经提出了用于高分辨谱学的实时数字脉冲处理递推算法，也给出了梯形/三角形成形器的硬件构想。但之前还只是“准实时”系统，现在他们进一步把它做成了真正实时运行的原型机。这句话非常关键。它说明这篇论文不是从零提出概念，而是完成了从：算法设想->初步结果-＞实时硬件验证，这一步跨越。假设输入信号主要有两类

第一类：指数脉冲。这是最典型的核电子学前端输出形式。作者说，这种信号可以来源于两种情况：reset型电荷灵敏前放之后，经CR 微分；电阻反馈前放之后，经极零消除网络。也就是说，作者的目标并不局限于某一种具体前端，而是希望算法能兼容多种常见前放链路。第二类：阶跃输入。如果是reset 型前放直接数字化，那么输入更像阶跃。在这种情况下，数字处理器的分辦能力就取决于：信号噪声特性，卷积窗口内采样点数。这段话其实很有见地：作者已经意识到，数字处理性能并不只由算法决定，还由 ADC 分辨率、采样率、噪声和窗口长度共同决定。梯形数字脉冲成形器逐步解读

The recursive algorithm ［u］ that converts a digitized exponential pulse u（n） into a symmetrical trapezoidal pulse s（n） is given as

（1）

P（n） =P（n-1）+a（n）， n≥0，

（2）

r（n） =p（n） + Md*.！（n），

（3）

s（n）=s（n 1）+r（n），n≥0，

（4）

where u（n）， p（n）， and s（n） are equal to zero for n < 0. The parameter M depends only on the decay time constant T of the exponential puise and the sampling period Tolk of the digitizer, and is given by

1

M=

（5）

exp（Tok/r）-i For valucs of r/Telk > 5, Eq. （5） can be approximated as M~T/Tak -0.5. Eq. （1） can be expressed as a consequence of two identical procedures given by the set of equations d*（n） （n） （n k），

（6）公众号，核表在7）

公式（1）本质上是一个双延迟差分结构。它的物理意义可以理解成：先做一次“当前值-延迟值”，得到某个窗口上的变化量，再对这个变化量再做一次差分。作著后面也说明了，这个结构买际上可以拆成两个相同的 delay-subtract 单元串联。这一步的本质，是把原始脉冲通过一个有限差分滤波器转成更适合后续累加的形式。它相当于在数字域里构造了一个具有特定零极点特性的整形前级。公式（2）和（3）：去掉高通效应。作者明确说，这两步是在做高通网络去卷积。也就是说，如果输入是一个带指数衰减尾巴的信号，那么经过这个模块之后，响应可以被“拉直”成接近阶跃的形式。这非常重要，因为：指数衰减尾巴会造成弹道亏损、堆积判别困难，不消尾巴，后面的整形波形会带偏差，一旦能把指数尾巴转换成类似阶跃，后面做梯形就会自然很多。公式（4）：最后一层累加，得到梯形。这就是再做一次离散积分。在前面的差分、去卷积之后，再累加，就能把波形整形成梯形或三角形。为什么会出现梯形和三角形？因为参数kkk、III 控制了两个差分窗口长度。作者指出：上升沿/下降沿持续时间由 min（k,I）min（k,l）min（k,I决定；平顶宽度由 1l-kIl-K II-KI决定。所以，如果 k=lk=Ik=l，平顶宽度为 O，更接近三角形；如果 k*lk \neq IK@=l，会出现平顶，形成梯形。这是一种非常漂亮的参数化方式。它把“波形长什么样”直接映射到“延迟长度怎么选”。这正是数字梯形成形器能在工业界长期流行的原因之一：参数解释直观，物理意义明确，可调性强。Delay-Subtract 单元是最基础模块

图1画的是最基本的delay-subtract unit,DS。它只有两部分：可编程延迟线，减法器。输入一路直通，另一路延迟 kkk 个采样点后再相减。这是全文所有数字整形模块的“乐高积木”。因为一旦能做：

dk（n）=v（n）-v（n-k）d_k（n）=v（n）-v（n-k）dk（n）=v（n）-v（n-k）再继续做一次类似操作，就能构造出更复杂的差分响应。为什么这个图很重要它说明作者不是先从“复杂滤波器框图”出发，而是从最小可实现单元出发。这对于硬件工程师很重要，因为可以直接映射为：FIFO / shift register；subtractor；pipeline logic。图 1看似简单，但它体现了本文最核心的方法论：把脉冲成形拆成可重复级联的基础模块。这让算法天然适合 FPGA、DSP、专用数字电路实现。

Input

Output z

DELAY

Fig. 1. Block diagram of the delay-subtract unif以技

高通网络数字去卷积器 HPD

从图2上可以看出，它由：数字化输入，一个乘法器，一个累加器，一个加法器组成。这个模块干什么，作者说得很清楚：如果输入是一个衰减常数为T的指数脉冲，经过 HPD 后，输出会变成阶跃信号。这等价于在数字域中“抵消”高通网络的影响。这一点为什么重要？核探测前端常常带有指数尾巴。如果不去掉，峰高测量会因为成形时间和脉冲堆积而失真。HPD 的意义在于先把“有尾巴”的问题处理掉，再把一个更标准的输入送给后面的成形器。作者还提醒了一个工程问题HPD 放在链路中的位置可以变，但如果放在 delay-subtract 单元前面，输出数据会对每个脉冲不断累积，最后可能导致算术溢出。这句话非常有价值。它说明作者不只关注算法正确，还关注了数据位宽，动态范围，溢出风险，电路级实现的顺序问题。这是一个很典型的核电子学论文优点：不是只说“能算出来”，而是明确告诉你放在哪儿更合理，为什么会溢出。对今天做 FPGA 的人来说，这仍然是很现实的问题。

M

Mv（m）X

Digitzer

r（n）

C

ACC PO）

T-RC

HPD

Met/la-0.5

Fig. 2. Block diagram of the high-pass network digital decon-

衷科挍

volver.

数字极零消除配置

图 3展示的是 digital pole-zero cancellation。作者指出，因为 HPD 和 CR微分网络都是线性时不变系统，两者串联后的总响应与连接顺序无关。所以，只要选对参数MMM，就能把输入指数衰減的影响抵消掉。为什么这一步对谱仪特别重要？极零不匹配会造成基线恢复慢，波形拖尾，计数率高时 pile-up 更严重，峰位和分辨率受影响。传统模拟谱仪里，极零调整往往是一个很“靠经验”的旋钮。而本文给出的是数字化、参数化、可计算的方案。这是数字核电子学对模拟核电子学的一个标志性超越：过去很多需要电位器、RC常数微调的工作，现在变成了一个参数 MMM 的数字配置问题。这也是后续“全数字谱仪”越来越强大的根源之一。

M.

「w

M,v（n）＋

wn）

rli）

pln）ACC

R

M.-lexpir.l）-

該衷科挍

Fig. 3. Digital pole-zero cancellation configuration.

完整的梯形/ 三角形成形器架构

图 4是梯形成形器完整框图。它把前面所有模块连成了一个系统：DS1，DS2，HPD，ACC，multiplier，输出累加。这张图最该怎么看？你可以把它理解成三段：第一段：两个 DS串联。这一步定义了波形的几何轮廓，决定了上升沿长度，下降沿长度，是否有平顶，平顶多宽。第二段：HPD 和乘加结构。这一段负责去除指数尾巴影响，做增益控制，保证不同输入形式都能适配。第三段：输出累加。形成最终的梯形或三角波形。作者实现的硬件性能。作者给出了几个很关键的指标，原型做成了两块约10x10cm 印制板，不含ADC时功耗约 5W，最大时钟 50 MHz，所有成形参数数字可控。在 1994年，这组指标是很有说服力的。尤其“所有参数数字可控”，这几乎就是今天数字谱仪用户体验的雏形。图 4的价值不只是论文配图，它几乎就是一个早期数字谱仪前端的工程蓝图。如果今天你要在FPGA 里实现数字梯形成形器，这张图仍然可以作为框架参考。

HPD

D$1

DS2

Sampled input

Output ACC2

DELAY，

DELAY2

s（n）

Vn）【k］

-XACC1

r（ y

d（n）

d（m）

p（ny

Fig. 4. Block diagram of the dugital trapezoidal / triangular shaper The elements are. DELAY，- a delay pipeline, 2 an adder ZRohirtecgsi，ACC，- an accumulator, X.- a multiplier.实验波形为什么很有说服力图 5给出了示波器上的输出波形：上图：类似三角形成形，下图：类似梯形成形，每张图上方轨迹是输入指数脉冲，时基为2微秒/格。这张图证明了什么输入确实是指数衰减型脉冲，经过数字处理后，可以在实时硬件中稳定地输出理想整形波形，三角形和梯形都能做出来，调参是有效的。为什么 DAC 输出也值得注意？作者为了显示实时工作，把数字输出接到了 DAC，再回到模拟示波器上观察。这在今天看似普通，但在当时这是一个很直接的工程验证手段：“我不是仿真给你看，我是真机算出来并实时输出了。”图5的意义不在“波形多漂亮”，而在“它确实跑起来了”。对于一篇短论文来说，这种实验呈现已经足够说明：算法不是纸上谈兵，而是有硬件可实现性。

Fig. 5. Oscillograms of triangular and trapezoidal shapes at the output of a DAC connected to the digital pulse shaper. The upper trace in cach of the oscillograms is the input exponential_pulsc. The time base is set to 2 ps per division.

众号，核衷科技

为什么作者还要做 cusp-like 成形

除了梯形/三角形之外，作者又提出了另一类成形器：cusp-like shaper。作者说，他们之前已经给出过两种 cusp-like 算法：第一种只能合成尖峰型脉冲，第二种更复杂，可以调平顶宽度。这篇文章选择第一类相对简单的方案来做硬件实现。这背后的考虑在于：cusp 类波形在理论上通常与最佳滤波、信噪比改善有某种联系，尤其在某些噪声模型下，cusp 形状具有很好的滤波特性。但真正工程实现时，理想cusp是无限长的，不现实。所以作者这里做的是一种有限持续时间的 cusp-like 波形。作者很清楚“理论最优”和“工程可行”之间的边界。他们并没有执着于严格数学意义上的理想cusp，而是采用了易于递推实现的近似 cusp 结构。这非常务实。最初的 cusp-like 算法

d*（n） （n） （n k），

（9）

P（n） =p（n-1）+d*（n），n≥0，

（10）（11）

这组公式的本质是：先做一个窗口差分，再对差分做累加，再叠加补偿项，形成 cusp-like 波形。它输出的波形前沿近似满足t^2+t这种上升规律，所以作者称其为 cusp-like。这类算法说明，作者并不是把“数字成形”简单等价为“梯形成形”。他们已经开始探索不同成形函数的数字实现，这在1994年是相当前瞻的。作者马上指出一个大问题：在公式（9）一（11）中，p（n）会随着每个脉冲逐渐累积增大。处理一定数量脉冲后，执行式（10）的累加器会饱和。这就是典型的数值溢出问题。很多论文只会告诉你“算法成立”，但不告诉你：长时间运行会不会漂，多脉冲时寄存器会不会爆，位宽到底够不够。而作者这里直接指出了原始算法的硬件风险，并给出改进算法。改进后的 cusp-like 算法

（12）

d'（n） （n） （ -1），

（13）

P（n） =p（n-1） +d（n）-kd'（n-1）， n≥0， （14）

（15）

9（m）=9（n-1）+m P（m），n20，s（n） =s（n-1）+9（n） +m P（n），n≥/0公号，核衷（16）

这套改进算法的核心在于引入了额外差分项和中间变量，使中间节点信号变成双极性，而不是一直往一个方向累积。这样做的结果是：中间量不会无限漂移，溢出风险显著降低，更适合长时间实时运行。作者最后也明确说了：中间点信号是双极性的，因此可以避免溢出。这部分是全文非常值得称赞的地方。因为它体现了一个优秀核电子学作者的思维方式：先提出可工作的算法，再发现其数值实现缺陷，再重构中间变量，使其更适合硬件运行。这比单纯给出“最终框图”更有启发意义。cusp-like 成形器框图

你会发现它和梯形成形器很像，但内部多了额外的差分与乘加通道。图上标出了 A、B、C、D、E 这些节点，后面图 7 就是这些点的波形。

Sampled input

HPD

w（n）

X2

Output

DELAY，［£］

s（n）

ACC1

2 ACC3

A

DELAY2

XACC2

×1

E D

B C

公众号•核衷科技

Fig. 6. Block diagram of the digital cusp-like shaper.

4000

A

2000-

0 0 2000 4000 6000

B

220-

2000 4000 6000

20 Amplitude

C

-+1

2000 4000 6000

110

D

0

2000 4000 6000

T

408

E

2-10%

2000 4000 6000

Time

Fg, 7: Simulated pulse shapecs at dhifere" BOgf 裝婴響l

图 7是全文最值得慢读的一张图。它给出了 cusp-like 成形器内部多个节点的模拟波形。A：输入指数脉冲。A很清楚，是一个典型的指数衰减输入。这是前端输出最常见的形态之一。B：差分后的尖脉冲/双极成分B出现了明显的负向尖峰，说明系统开始对输入进行差分操作。这一步已经把“平滑衰减”转成了“变化信息”。C：进一步处理后的双极波形，C表现为先正后负再回零的复杂结构。这说明中间变量里已经包含了更高阶的整形信息。D：更强的双极累加形态，D的幅值更大，且非常明显地呈现双极变化。这里正体现了作者想要的效果：中间节点允许双极摆动，从而避免单向累加导致饱和。E：最终输出的cusp-like 脉冲，E是最终整形结果。它是一个有限持续时间、峰值尖锐、近似 cusp 的脉冲。这张图的最大价值，它不只是展示最终输出，还展示了中间过程。这非常适合工程人员理解：每一层电路/逻辑在做什么，为什么中间点会双极，为什么最终能避免溢出。图7是典型的“对工程师友好的图”。它没有停留在“输入和输出”，而是把内部状态也可视化了。这对调试、验证和后续复现都很有帮助。未来的核电子学系统，不再被固定模拟链路绑死，而是越来越依赖软件定义参数、数字定义功能。在今天看来，数字梯形成形、数字极零消除、FPGA 实时谱处理似乎已经是核电子学中的“常规配置”。但回到1994年，这篇只有4页的短论文，已经清楚地勾勒出了现代数字谱仪的几个核心基因：用递推算法替代模拟整形，用数字去卷积补偿前端响应，用模块化结构支撑实时实现，用参数可编程取代电路常数固定。它不是一篇铺陈宏大的长综述，却是一篇真正“写进后世仪器底层逻辑”的经典短文。以上。

"核衷科创”是核衷科技官方公众号，扫码关注，借自然之力，燃青春之 。

操索宇宙的玄机，提见每一个粒子